Die Entwicklung eines ASICs

Grundlage für die Gestaltung einer Lösung stellt das Kundenlastenheft dar, welches sehr detailliert die gewünschten Funktionen des Halbleiterchips beschreibt. Es ist ein erster Anhaltspunkt für Art und Umfang der Entwicklungsarbeiten.

Die Entwicklungsingenieure, auch Designer genannt, werten dieses Lastenheft genau aus: Auf Basis dieses Lastenhefts wird ein Angebot kalkuliert, welches dem Kunden einen Überblick über die Entwicklungskosten und Produktionskosten für die Serien-ASICs gibt. Hierin sind bereits jährliche Preisnachlässe und volumenbezogene Abschläge vorgesehen, so dass für alle Parteien die Kosten transparent sind.

Ist ein Entwicklungsvertrag geschlossen, kann es auch schon losgehen. Ein Entwicklungsprojektteam und ein Qualitätsplanungsteam erarbeiten auf Basis des Kundenlastenheftes ein Erzeugnispflichtenheft. Detaillierter Terminplan und ausführliche Designdokumentation vervollständigen die qualitätsrelevanten Dokumente. Diese Dokumente begleiten fortan die Entwicklung des Halbleiterbausteins, welche sich direkt an dem Erzeugnispflichtenheft orientieren. Der Kunde kann jederzeit vom Projektleiter Einblick in die Dokumentation erhalten und ist somit stets auf dem letzten Stand der Dinge.

Nun müssen die Anforderungen an den Halbleiterchip analysiert und in einzelne Funktionseinheiten zerlegt werden. In der Regel dienen diese groben Schaltungsblöcke als Grundlage für eine Strukturbeschreibung, die die Anforderungen an die Schaltung veranschaulicht.

Die Strukturbeschreibung wird danach systematisch hinsichtlich möglicher Schwachstellen begutachtet (FMEA) und Korrekturen werden eingearbeitet. Auf Basis der Strukturbeschreibung werden anschließend der Designentwurf und das Testkonzept entwickelt. Werden diese vom Kunden akzeptiert, ist auf dem Weg zum Serienchip ein großer Schritt getan. Nun stehen alle spezifischen Eigenschaften des zukünftigen Bausteins fest. Ob spezielle Eigenschaften oder Prozessschritte, der geplante Fertigungsablauf, benutzte Technologien oder Gehäusebauformen, oder Qualifikations- und Terminplan, alle Details sind für die Beteiligten verbindlich. Von nun an haben konzeptionelle Änderungen direkte Auswirkungen auf den Zeit- und Kostenplan.

Jetzt startet die eigentliche Entwicklungsphase. Die einzelnen Schaltungs- und Funktionsblöcke werden hierarchisch in weitere Einheiten zerlegt, übergeordnete Schnittstellen und Versorgungskonzepte spezifiziert. Letztendlich bleiben kleinste, sinnvolle Schaltungseinheiten übrig, die so genannten Zellen bzw. Schaltungsblöcke. Dabei handelt es sich um funktionale Schaltungselemente, die auf Basis der ELMOS Halbleitertechnologien entwickelt wurden und größtenteils in Design-Bibliotheken zur Verfügung stehen. Dies können Einzelbauelemente, wie Leistungstreiber, Dioden und Widerstände, oder aber komplexere Schaltungseinheiten, wie Spannungsregler oder Analog-Digital-Konverter, sein.

Im Anschluss an die funktionsblockweise durchgeführte Schaltungsentwicklung wird im nächsten Schritt aus der Schaltung eine Netzliste generiert. Sie besteht aus einer alphanumerischen Aufzählung aller Schaltungselemente sowie deren elektrischen Verbindungen. Mit ihrer Hilfe kann später ein Konsistenzcheck der elektrischen Schaltung und dem korrespondierenden Layout durchgeführt werden.

Mit der Netzliste erreicht die erstellte Schaltung einen Status, der die Transformation in eine fertigungsfähige Form ermöglicht. Hierzu werden die Schaltungselemente in eine Layout-Darstellung umgewandelt, die die Besonderheiten der zur Verfügung stehenden Halbleitertechnologie berücksichtigt.

Die zum Einsatz kommende CMOS-Technologie ist eine Planartechnologie, daher werden die Schaltungselemente aus unterschiedlichen, übereinander liegenden dünnen Schichten und lateralen Bereichen zusammengesetzt. Für die einzelnen Bauelemente einer Schaltung sind verschiedene Materiallagen notwendig, welche im Fertigungsprozess individuell erzeugt und strukturiert werden müssen. Die Informationen hierzu werden im sogenannten Layout zusammengefasst.

Ein Layout ist die topologische Darstellung der einzelnen Materialebenen eines Halbleiterchips. Die späteren Prozessschritte, die für die Definition und Strukturierung der einzelnen Materiallagen benötigt werden, werden dabei über die Layoutinformationen gesteuert. Jede Farbe im Layout repräsentiert mindestens eine spätere Ebene auf dem Halbleiterchip. Die geometrischen Abmessungen der Muster einer Layoutebene bestimmen die späteren elektronischen Eigenschaften der Schaltung.
Nach einer abschließenden Verifikation können nun aus den Layoutdaten die Werkzeuge für die Halbleiterfertigung erstellt werden. Dazu wird auf Basis der Layoutdaten für jede Farbebene eine Lithographiemaske, ein sogenanntes Reticle erzeugt. Mit Hilfe dieser Masken werden in der Chipproduktion die Strukturinformationen in eine Photolackschicht belichtet.