Assembly und Test

Hierzu verlassen die Wafer den Produktionsbereich Frontend und werden in dem Backend-Bereich systematisch untersucht. Als erster Schritt steht der Parametertest (PT) an. Für diesen Test wurden in den Zwischenräumen zwischen den einzelnen Chips, die in Abhängigkeit der verwendeten Halbleitertechnologie einzelnen Standardbauelemente mit gefertigt. Diese Widerstände, Kondensatoren, Dioden und Transistoren werden nun auf einem PT-Prüfplatz stichprobenartig einzeln kontaktiert und vermessen.

Im Anschluss daran dienen „Erfahrungswerte“ zur Bewertung der Messergebnisse. Wenn sich die Ergebnisse im Rahmen der Erwartungen befinden, so hat jeder einzelne Wafer die Freigabe für die nachfolgenden Prüfungen. Verfehlt er jedoch die Erwartungen, wird dieser anschließend verschrottet.

Was sind nun aber die „Erfahrungswerte“, die zur Beurteilung der Funktionalität dienen? Hierzu ist ein wenig Statistik notwendig. Jeder einzelne Parameter – beispielsweise ein Leckstrom – der im Test überprüft wird, unterliegt einer statistischen Verteilung. Das heißt, es gibt nicht „einen“ Wert, der richtig ist, sondern die erzielbaren Werte streuen gemäß einer Gauß‘schen Normalverteilung um einen Wert.

Diese Normalverteilung reflektiert dabei die Häufigkeit, mit der einzelne Messwerte erreicht werden. Der höchste Punkt der Normalverteilung wird auch Mittelwert „µ“ genannt und beschreibt die Lage der Verteilung. Die Form der Gauß‘schen Kurve, und damit die Breite der Verteilung, wird über die Standardabweichung σ, auch Streuung genannt, beschrieben. So liegen beispielsweise 99,73% aller Messwerte in einem Bereich um den Mittelwert µ, wenn von einer 3σ-Verteilung die Rede ist.

Umgekehrt können über dynamische Testgrenzen Bedingungen festgelegt werden, so dass ein Test nur dann bestanden werden kann, wenn eine 6σ-Verteilung innerhalb der Testgrenzen liegt. D.h. nur noch wenige „Ausreißer“ bestehen den Test nicht, alle anderen Messergebnisse liegen innerhalb der typischerweise sehr engen Testgrenzen für einen Parameter.

Nach dem Parameter-Test können nun weitere Untersuchungen an den Schaltkreisen durchgeführt werden. Die immer noch im Waferverbund vorliegenden Chips gelangen nun in den Testbereich, in dem auf dem Wafer eine elektrische Charakterisierung der Halbleiterchips stattfindet. Hierzu werden die Wafer in einen Waferhandler eingebracht, der jeden Wafer einzeln auf einen Probentisch ablegt. Dieser Tisch kann den aufliegenden Wafer automatisch ausrichten, so dass von oben zahlreiche feinste Probnadeln die Kontaktpads jedes einzelnen Chips gezielt kontaktieren können.

Auf diese Weise kann jedes einzelne IC mit elektrischen Signalen stimuliert und die „Antwort“ detektiert werden. Hierzu werden die notwendigen Signale in einem universellen Prüfmuster-Generator generiert und in einem Mehrkanal-Messsystem ausgewertet. Dies geschieht in einem Tester, der wiederum durch einen Testrechner mittels Software gesteuert wird. Diese Software stellt das Testprogramm dar, welches im Rahmen der Entwicklung eines ASICs in Abstimmung mit den Designern programmiert wird.

Je nach Komplexität und Prüftiefe dauert dieser erste elektrische Test wenige Millisekunden bis hin zu einigen zehn Sekunden.

Danach werden die Testergebnisse in einer sogenannten Wafermap mit „ok“ oder „nicht ok“ markiert und in der Datenbank abgespeichert.

Nach dem „on-wafer test“ gelangen die Wafer zum Assembler, entweder zu einem Vertragspartner nach Fernost oder zu unserer Tochtergesellschaft ELMOS Advanced Packaging in den Niederlanden. Dort werden die Waferscheiben mittels Rückseiten-Schleifprozess beigeschliffen, damit sie später in die Plastikgehäuse passen. Hierzu werden die Wafer auf eine Trägerfolie geklebt und mechanisch geschliffen.

Nach dem Umkleben auf eine andere Folie können im nächsten Schritt die Chips separiert werden. Hierzu werden die Wafer mit einer Art Kreissäge mit diamantbesetztem Sägeblatt entlang der Sägelinien durchtrennt. Keine Angst, die Chips fliegen dabei nicht durcheinander – sie kleben ja noch artig auf der Folie. Mit dem Sägeschnitt liegen – je nach Größe der Dies – nun mehrere Hundert bis Tausend einzelne ICs vor, die nach dem Säubern weiter verarbeitet werden können.

Gemäß den Informationen aus der Wafermap werden im nächsten Prozessschritt natürlich nur die guten Dies auf Metallgitter (Leadframes) geklebt, aus denen später die elektrischen Anschlussbeinchen der gehäusten ICs geformt werden. Nach dem Trocknen des Klebers werden die Kontaktpads mit den späteren Beinchen des ICs verbunden.

Bei diesem als Wirebonding bezeichneten Verfahren kommt es auf höchste Qualität und größtmögliche Geschwindigkeit an. Einerseits dürfen keine wackeligen Kontakte erzeugt werden, die später zu Fehlfunktionen führen, andererseits muss jedes Beinchen mit der elektrischen Schaltung verbunden werden: je IC bis zu 100 Mal. Viele tausend Mal je Produktionslos von ehemals 25 Wafern, viele Millionen Mal je Woche.

Im nächsten Schritt werden alle ICs nunmehr im Leadframe-Verbund in einem Spritzgussverfahren mit der bekannten schwarzen Moldmasse umgossen. Diese dient dem Schutz des ICs vor den widrigen Umwelteinflüssen und muss daher hermetisch dicht sein. Nachfolgend werden die Chips aus dem Leadframe-Verbund gestanzt, die elektrischen Anschlussbeinchen zunächst in die richtige Form gebogen und abschließend die Oberflächen der Beinchen zur besseren Lötbarkeit gegen Korrosion geschützt.

Nach dem Abfüllen der fertig gehäusten Bauelemente in Transportstangen wird die Ware wieder zurück nach Dortmund zum Endtest, auch Final Part Test genannt, geschickt. Denn die Halbleiterchips sehen zwar schon so aus wie anständige Chips, jedoch vermag noch niemand vorher zu sagen, ob sie zu 100% gemäß den Kundenwünschen funktionieren.

Dies wird in umfangreichen Tests sichergestellt, die erneut im Backend-Bereich durchgeführt werden. Je nach Anforderungen der Kunden finden an jedem einzelnen Halbleiterbaustein mehrere Funktionsprüfungen bei unterschiedlichen Umgebungstemperaturen statt. Typischerweise werden hier-zu die Chips auf eine obere Testtemperatur erwärmt, die +85°C, +125°C oder auch schon mal +150°C betragen kann. Im umgekehrten Fall werden die Chips zum Test auf –40°C abgekühlt.

Beides geschieht wiederum in speziellen Maschinen, den Testhandlern. Diese organisieren den Transport der einzelnen Chips aus Magazinen, über eine Temperaturkammer zum Erwärmen oder Abkühlen der Bauteile. Dort werden sie am Testplatz kontaktiert und wieder zurück in die einzelnen Magazine gesteckt, die gemäß dem Testergebnis mit OK oder NOK (wie „nicht ok“) gekennzeichnet sind.

Die Informationen bezüglich Signalmuster und Messungen werden ähnlich wie beim On-Wafer Test von einem Testrechner übernommen. Hier läuft ebenfalls in Abhängigkeit des Projektes ein Testprogramm ab. Parameter, die außerhalb der vereinbarten Spezifikation liegen, führen wiederum dazu, dass der Baustein aussortiert wird.

Durch dieses Herausfiltern von potentiellen Frühausfällen kann damit das Qualitätsniveau der Ware deutlich gesteigert werden.

Sind sicherheitsrelevante Bauelemente zu testen bzw. wünscht der Kunde eine noch höhere Absicherung der Qualität, so können Halbleiter-Bauelemente einer künstlichen Alterung unterzogen werden. Hintergrund ist das Verhalten potenzieller Ausfallmechanismen im Halbleiter, die bei erhöhten Temperaturen beschleunigt stattfinden können.

Naheliegend ist daher, die Chips bei einer höheren Temperatur von beispielsweise 130°C für einige Stunden passiv zu betreiben, d.h. mit einer Spannung zu versorgen, ohne dabei alle Funktionen auszunutzen.

Was passiert nun bei diesem auch als Burn-in bekannten Verfahren? Betrachtet man die Ausfallwahrscheinlichkeit der Bauelemente hinsichtlich Zeit, so sieht man, dass die Ausfallwahrscheinlichkeit zunächst zum Zeitpunkt T0 einen endlichen Wert annimmt, aber schon nach kurzer Zeit T1 praktisch bei Null ist. Gegen Ende der Lebenserwartung von einigen Jahrzehnten steigt die Ausfallwahrscheinlichkeit zum Zeitpunkt Tx wieder an. Mit der künstlichen Alterung kann diese erste Zeitperiode T0 bis T1 „im Zeitraffer“ übersprungen werden und danach die auffällig gewordenen Bauteile typischerweise bei Raumtemperatur bei einem erneuten Test ausgefiltert werden.

Im Anschluss an die zahlreichen projektspezifischen Tests, auf Wafer-Ebene, bei zwei Extremtemperaturen und nach dem Burn-in, können die guten Teile an den Kunden geschickt werden.

Hierzu werden die Chips zunächst in Stickstoff-Atmosphäre getrocknet, damit keine Restfeuchtigkeit in dem hygroskopischen Kunststoffgehäuse zur Zerstörung des Chips im späteren Lötprozess führen kann. Anschließend werden sie separat in ein maschinengängiges Transportband mit kleinen Taschen eingelegt. Die Chips werden dazu einzeln aus den Transportmagazinen genommen und photographiert. Mittels Bilderkennungssoftware wird nun untersucht, ob die Beinchen gemäß der Gehäusespezifikation nicht verbogen sind und ob der Schriftzug auf der Chipoberseite eindeutig lesbar ist.

Sind diese Kriterien erfüllt, werden mehrere Hundert bis Tausend Chips in die einzelnen Fächer der Rolle abgefüllt und eingeschweißt. Diese Rolle wird wiederum vakuumisiert und mit Indikator und Trockenmittel in eine Transporttasche eingeschweißt und in einem Karton zum Kunden verschickt.

Jede Woche verlassen so rund zwei Millionen Chips aus unterschiedlichsten Projekten die Produktion in Dortmund auf dem Weg zum Kunden, die rund um den Globus sitzen. Dort werden die Rollen in Bestückungsautomaten eingesetzt, der die empfindlichen Bauteile Stück für Stück auf die Leiterplatten platziert, wo sie abschließend verlötet werden.